Calculadora gratuita de verificación SIL según IEC 61508/61511. Arma un lazo de sensor, solucionador lógico y elemento final y obtén PFDavg o PFH y SIL.
toolsafety
SIF Builder es una calculadora gratuita de verificación SIL para funciones instrumentadas de seguridad (SIF). Armas un lazo de seguridad con un sensor, un solucionador lógico y un elemento final, eliges una arquitectura de votación y los diagnósticos de cada subsistema, y la herramienta calcula el PFDavg (baja demanda) o el PFH (alta demanda o demanda continua) del lazo y el nivel de integridad de seguridad (SIL) que alcanza. Está pensada para ingenieros, técnicos y estudiantes que trabajan con IEC 61508 e IEC 61511, y funciona por completo en tu navegador, sin crear una cuenta.
Cómo usarla
Elige una función de seguridad predefinida como punto de partida (parada de emergencia de cinta, desalineamiento de cinta, holgura de cable del winche, protección de trituradora de mandíbulas, disparo por nivel alto de silo o disparo por gas subterráneo), o configura el lazo por tu cuenta.
Elige el modo de demanda, baja demanda (PFDavg) o alta demanda/continua (PFH), y define el intervalo de prueba funcional.
Abre cada subsistema. Selecciona un componente de la biblioteca, un componente personalizado con tus propias tasas de falla o uno exportado desde FMEDA Workbench. Define la arquitectura de votación (1oo1, 1oo2, 2oo2 o 2oo3) y activa los diagnósticos de E/S.
Inyecta fallas en el diagrama de cableado, como un cable cortado o un cortocircuito a la alimentación, para ver si algún diagnóstico activo las detecta.
Lee la barra de resultados: el PFDavg o PFH del lazo, el SIL alcanzado y el factor que lo limita. Genera un informe imprimible o comparte un enlace que reabre la misma configuración.
Método y supuestos
Cobertura de diagnóstico. Cada diagnóstico detecta modos de falla específicos, lo que define la DC. Luego λDD = λD × DC y λDU = λD × (1 − DC).
Ecuaciones por subsistema. Ecuaciones simplificadas de PFDavg y PFH basadas en IEC 61508-6 para 1oo1, 1oo2, 2oo2 y 2oo3. Las arquitecturas redundantes incluyen un término β de falla de causa común, y los canales armados con componentes distintos usan sus propias tasas de falla. El PFDavg de 1oo1 considera además la cobertura imperfecta de la prueba funcional a lo largo del tiempo de misión.
Resultado del lazo. El PFDavg o PFH del lazo es la suma de los tres subsistemas, asignado a un SIL según las bandas de IEC 61508.
Tres límites. El SIL alcanzado es el menor entre el SIL de la métrica calculada, la restricción arquitectónica (Ruta 1H, a partir de la fracción de falla segura, el tipo A o B y la tolerancia a fallas de hardware, cuando hay datos de SFF) y la capacidad sistemática de cada componente. La redundancia no eleva la capacidad sistemática.
Verificaciones. La tolerancia a fallas de hardware de cada subsistema se compara con un mínimo de IEC 61511 para el SIL alcanzado.
Valores por defecto. β de 5 % (sensor), 2 % (lógica) y 10 % (elemento final), MTTR y MRT de 8 horas, 90 % de cobertura de la prueba funcional, un tiempo de misión de 20 años y un intervalo de prueba de un año, todos ajustables.
Datos. La biblioteca de componentes se basa en datos de seguridad publicados por Rockwell Automation, Pilz, SICK, IFM, Turck, Siemens y Finder, además de entradas genéricas. Los componentes sin datos verificados aparecen marcados; contrástalos con el manual de seguridad vigente.
Preguntas
¿Reemplaza a una verificación SIL formal? No. Es una herramienta educativa que calcula solo el PFDavg y el PFH del hardware. Una verificación completa según IEC 61508/61511 también requiere evaluar el software y la capacidad sistemática, procedimientos de prueba funcional, gestión de la seguridad funcional y una revisión independiente por personas competentes.
¿Se guardan mis datos en algún lugar? Los componentes personalizados y las configuraciones guardadas quedan en el almacenamiento de tu navegador, en este dispositivo. Un enlace compartido lleva la configuración dentro del propio enlace.
SIF Builder
Función de seguridad sin títuloTu propio lazo: abre un subsistema para cambiarlo
Herramienta educativa: solo PFDavg y PFH de hardware, no una verificación SIL.
De dónde viene el PFDavgEl PFDavg del lazo es la suma de los tres
Sensor 91 %
Solucionador lógico 0 %
Elemento final 9 %
PFDavg2,56×10⁻³
SIL 4SIL 3SIL 2SIL 1
SIL 4SIL 3SIL 2SIL 1
10⁻⁵10⁻⁴10⁻³10⁻²10⁻¹
SIL 4
SIL 3
SIL 2
SIL 1
SIL 2
Limitado por el sensor y el elemento final: su capacidad sistemática certificada es SIL 2, y una segunda pieza idéntica no la eleva. El PFDavg por sí solo está en la misma banda, SIL 2, así que también limita.Para SIL 3: un PFDavg del lazo menor que 10⁻³ (el sensor aporta la mayor parte); en el sensor y el elemento final, una pieza certificada para SIL 3 y un canal más (1oo2, HFT 1).